A PLD consiste em uma série de circuitos combinacionais lógica, ou portões , e flip- flops. Combinação de circuitos lógicos são circuitos cuja produção é dependente em todos os tempos em uma combinação de seus insumos ; flip- flops são circuitos que tem duas condições estáveis , cada um correspondendo a um dos dois sinais de entrada alternativos . Os circuitos lógicos de combinação e flip-flops são organizados em grupos totalmente interligadas conhecidas como macrocells , de tal forma que uma expressão booleana - uma expressão que é avaliada como "verdadeiro" ou "falso" - . Pode ser construído dentro de cada macrocell
PLD Vantagens
A vantagem mais óbvia de um PLD ao longo de um CPLD é que um único microchip requer menos área de superfície , a fiação e poder do que vários microchips interligados. Além disso , um chip de PLD foi concebido para a flexibilidade , de modo que , se uma alteração na lógica é necessário ele pode ser alcançado através da substituição de um chip de PLD com outro sem religação do circuito ao qual está ligado o chip . Fichas PLD foram , de fato, o primeiro tipo de chip que permitiu este tipo de projeto lógica flexível em hardware.
CPLD
A CPLD é logicamente mais complexo do que um PLD , mas pode não ser necessariamente fisicamente maior . Ao contrário de um PLD , os macrocells dentro de um CPLD pode não ser totalmente interligado. Como resultado , apesar de um CPLD contém suficientes circuitos lógicos combinacionais e flip- vira para suportar uma configuração de hardware certo - pelo menos em teoria - ela pode não suportar essa configuração na prática
. CPLD Vantagens
O aumento da complexidade de um CPLD permitir que ele seja programado com equações mais lógico do que a PLD e, portanto, para ser colocado a uma ampla variedade de usos. Um CPLD pode ser usado da mesma maneira como um PLD para aplicações simples tais como a descodificação de endereço , mas é mais frequentemente usado para aplicações lógicas de alto desempenho , tais como a sequenciação de energia , o nível de tensão de tradução e de controlo de temporização . O menor tempo de power-up e tempo de atraso de um CPLD torna preferível a outro tipo de dispositivo de lógica programável, conhecido como um gate array programável em campo ( FPGA ) , em muitas aplicações.